AHMAD, HISYAM (2026) PERANCANGAN SIKLUS EXECUTE, MEMORY DAN WRITEBACK PADA MICROPROCESSOR 32-BIT BERBASIS RISC-V SERTA SINTESIS DAN IMPLEMENTASI DESAIN PADA CADENCE. Undergraduate thesis, UNIVERSITAS DIPONEGORO; FAKULTAS TEKNIK.

Text (Abstrak) Elektro68.pdf Download (243kB)

Abstract

Perkembangan teknologi komputasi yang pesat menuntut pengembangan arsitektur
prosesor yang efisien, hemat daya, dan fleksibel. RISC-V, sebagai arsitektur open
standard instruction set, menjadi pilihan utama dalam pengembangan prosesor
modern, karena bebas dari lisensi dan mendukung kustomisasi yang luas. Laporan
ini membahas perancangan siklus Execute (EX), Memory Access (MEM), dan Write
Back (WB) pada mikroprosesor 32-bit berbasis RISC-V. Desain mikroprosesor ini
memanfaatkan prinsip pipeline execution lima tahap untuk meningkatkan
throughput dan mengurangi siklus per instruksi

Actions (login required)

View Item